Teraflops Research Chip(TRC)と呼ばれる80コアのプロジェクトでは、1テラFLOPSを実現するシングルチップCPUの作成を目標としている。これは、1996年に登場したスーパーコンピュータで、200MHzのPentium Proプロセッサを1万個近く使用し、1メガワット(1MW)の電力を必要とした「ASCI Red」機と同等の性能だ。しかしTRCの消費電力はわずか62Wである。
Intelが世界中で進めている100を超えるプロジェクトの存在を隠してしまうようなTRCだが、多数のコアをマトリックス形式で構成し、広帯域のインターコネクトを使って結合した、「タイル」と呼ばれる方式など新しいアーキテクチャを実証する役割を担っている。「シミュレーションでは、主要なアプリケーションに対して、1000を超えるコアまで評価している」(Bautista氏)
コア密度の向上はTRCの目標の1つだが、アーキテクチャを補完するものは、5ポートのビルトインメッセージルータ、きめ細かな電力管理による総消費電力の低減、現在の二方向ではなく三方向に対してデータのアドレッシングを実現してデータ密度を高める三次元積層メモリ、といった新たな開発にシフトしている。「このアーキテクチャは、コアにではなく、データを移動させる方式にこそポイントがある」(Bautista氏)
Intelは、メモリとチップ内の個々のコアとを結びつけることで、プロセッシングコアとの間のデータ移動に伴うレイテンシを本質的に減らそうとしている。たとえば、現在のチップアーキテクチャでは、CPUとメモリを結ぶインターコネクトがボトルネックの1つとなっているため、2008年後半には、NehalemとTukwilaプロセッサに、QuickPathコモンシステムインタフェースと呼ばれる新しいインターコネクトが採用される。
ただし、ムーアの法則に沿った性能曲線を維持しようとする業界の進化が今後もあるとしたら、QuickPathのような技術が2020年を過ぎても生き残っている確率はきわめて低いに違いない。しかし、TRCのようなプロジェクトの研究成果は、特にプロセッシングコア、メモリ、キャッシュなどの個別の構成要素を一体化したマルチコアのコンセプトを発展させるという意味で、プロセッサ設計に長期的な価値をもたらすだろう。