Intelは米国時間12月9日夜、チップ回路を32ナノメートルに縮小する、次世代製造プロセスの開発フェーズを完了したことを明らかにした。
Intelのプロセッサは現在、45ナノメートルプロセスで製造されている。一般的には、回路の小型化を図ることで、より高速かつ省電力性能の高いプロセッサが完成することになる。
Intelは「この次世代の（トランジスタの）製造プロセスは順調な開発フェーズを経て、（中略）2009年第4四半期中にも稼動する予定である」と発表している。
Intelは、サンフランシスコで来週開催される、IEEEの国際電子デバイス会議（IEDM）にて、32ナノメートルプロセスの技術に関する詳細な情報を提供する方針を明らかにした。
32ナノメートルプロセス技術の開発フェーズの終了は、「Tick-Tock」戦略が順調に進んでいることをも意味している。Tick-Tockでは、年ごとに新たなプロセッサの製造プロセスとアーキテクチャを交互に提供する戦略が打ち出されている。
Intelは「2009年中に32ナノメートルのチップを製造することにより、4年連続でTick-Tockの掲げる目標が達成されることになる」と述べた。
32ナノメートルに関する論文およびプレゼンテーションでは、「第2世代の高誘電率（High-k）メタルゲート技術、より細かい間隔で刻み込まれたパターンを実現する193ナノメートルの液浸リソグラフィー（immersion lithography）、最先端の加圧技術などを統合したロジックテクノロジの詳述が行われる」と、Intelは語っている。
他にもIntelは、IEDMで発表される研究論文において、「Intelの45ナノメートルプロセスチップ向けの省電力システム、複合半導体ベースのトランジスタ、45ナノメートルトランジスタのパフォーマンスを向上させる回路基盤工学技術、45ナノメートルノード以上に対応した化学機械研磨プロセスの統合、多数のシリコンフォトニクス変調器の集積といった分野の解説を行う」予定であることを明らかにしている。
Intelは、22ナノメートルのCMOS技術に関する短いプログラムにも参加することになっている。
この記事は海外CNET Networks発のニュースをシーネットネットワークスジャパン編集部が日本向けに編集したものです。 海外CNET Networksの記事へ
