Broadwellコアに関しては、前世代のE7/E5 V3（Haswellコア）でサポートされたDDR4メモリについて、幾つかの機能でチューンアップが行われている。Broadwellコアは、メモリチップを複数積み重ねた3DS LRDIMMに対応している。また、メモリRSA機能にDDR4のWrite CRCが追加された。DDR4メモリのスピードもDDR4-2133からDDR4-2400となって若干アップしている。
アーキテクチャ面をみると、BroadwellアーキテクチャではADC（加算命令）、SBB（減算命令）、PCLMULQDQ（キャリーなし乗算命令）などのパフォーマンスがアップした。また、Broadwellアーキテクチャで追加されたRDSEED命令は、高いランダム性を持つ数字を生成する。ADCX／ADOX（2オペランドの符号なし加算命令）なども追加されている。
この他に、Xeon E7/E5 V3世代（Haswellコア）でトラブルを起こし、サポートされなくなったメモリのトランザクションを実現する「TSX機能」がXeon E7/E5 V4（Broadwellコア）では、機能を改善して再びサポートされるようになった。TSX機能は、インメモリ型データベースなどで利用した場合、高いパフォーマンスを実現する。既にSAP HANAなどがTSXをサポートしている。
Ivy Bridge世代のプロセッサからサポートされていたOSの動作をプロテクションする「Supervisor Mode Execution Protection」（SMEP）では、メモリ保護機能を追加した「Supervisor Mode Access Protection」（SMAP）が追加され、システムの保護性能を高めている。
仮想化関連では、CPUコアのアプリケーションごとにLLC（Load Line Calibration）に対してキャッシュの配置を最適化する「Intel Resource Director Technology」（以前の名称「Cache Allocation Technology」）も改善された。各メモリチャネルにかかる負荷をモニタリングすることで、負荷を平均化する「Memory Bandwidth Monitoring」を利用でき、Posted Interruptsによって、以前からサポートされているAPICvが十分に機能するようになった。これ以外にも、仮想化のベースとなるVM Enter/Exitのレイテンシ削減などが行われている。
ここまでXeon E7/E5 V4で使用されているBroadwellコアの特徴を解説してきた。前世代のXeon E7/E5 V3のHaswellコアに比べると、プロセッサアーキテクチャに関しては、飛躍的な性能アップを果たしているわけでは無い。ただし、製造プロセスがHaswellコアの22nmから4nmに微細化されたことで、コア数の増加（E5 V3では最大18コア、E5V4では最大22コア。動作周波数はコア数が増えると低くなり、コア数が少なくなれば高くなる）というメリットをもたらしている。
次回はE7とE5の違いなどから、サーバシステムの今後をひもといていく。
（編集部注：本記事では予想を含むため、製品化された場合に記事と異なる場合があります。）
