最初のXeon Processor Scalableファミリーは、Skylakeコアをベースにするため、旧来のE7/E5と同じように、細かな機能が異なるかもしれないが、Intelでは将来的にサーバ向けプロセッサをスケーラブルなパフォーマンス別に分類しようと考えているのだろう。Skylake世代より1～2世代後になれば、さらにスケーラブルなラインアップに整理されるとみられる。その点で今回の発表はマーケティング要素が高く、実際に製品が整理されてくるのは2018年もしくは2019年頃になるとみられる。
最大コア数は28コア／56スレッド、動作周波数は最高3.6GHzになる模様だ。ただし、動作周波数が高くなればコア数は少なくなるため、Xeon 5 v4からは200～300MHzほどアップする。高クロックのXeonは、コア数やキャッシュメモリが少なくなる。コア数が最も多い28コアの製品は、動作周波数としては2GHzほどに落ち着くようだ。
Intel Processor Scalableファミリーとなっても、製造プロセスは14nmのXeon E7/E5 V4（Broadwell世代）と変わらないため、飛躍的にコア数が増えるということは無く、Xeon E5 V4では最大コア数が22コアだったことを考えれば、コア数の増加は少しだけだ。
Intelとしては、2/4/8ソケットで使用するチップセットなどを共通化し、サーバベンダーが複数のサーバ製品を開発しやすいようにするのが狙いだ。もちろんIntelも、Xeon E5/ E7などの2系列のチップセット（プラットフォーム）を開発するリソースを統合して、開発部門をスリムにできる。
Xeon E7では、ミッションクリティカル用に幾つかの機能が用意されているが、Xeon Processor Scalable ファミリーでも、PlatinumやGoldに、同じミッションクリティカル機能が採用されているようだ。ローエンドのSilverやBronzeに関しては不明だが、コスト面などからみれば、上位のPlatinumやGoldのみになるかもしれない。
Xeon Processor ScalableのPlatinumとGoldは、ピン数、ピン配置、信号線を含めて同じになる。異なる部分は、プロセッサがサポートするプロセッサ数（ソケット数）だけになりそうだ。メモリに関しては、DDR4 2666までがサポートされ、メモリチャンネル数は6本になる（Xeon E5 v4では4チャンネル）ようだ。ただし、1チャンネルあたりでは2本のDIMMがサポートされる（Xeon E5 V4では3本）。
プロセッサ間の接続は、Xeon E5 V4のQPIから、新しいUPIというインターコネクトに変更される。UPIは最大10.4MT／秒（QPIは9.6GT／秒）と、バススピードが高速化されているようだ。1プロセッサあたりUPIが最大3本用意され、8ソケットサーバに対応するようである。
Skylakeコアには、「Intel Advanced Vector Extensions 512」 (Intel AVX-512)などが追加される。また、「Intel QuickAssist Technology」 (Intel QAT)により、外部接続したFPGAやXeon Phiなどのコ・プロセッサや特別なアクセラレータ（例えば、SSLの暗号処理を高速化したりする拡張カード）などを統合的に扱えるようになっている。
