富士通と理化学研究所（理研）は4月22日、256量子ビットの超伝導量子コンピューターを開発したと発表した。同日に行われた報道機関向けの説明会では、実機が披露された。
外部ユーザーに提供されている量子コンピューターとして世界最大級の256量子ビット機
256量子ビット超伝導量子コンピューターは、2023年3月に公開した64量子ビット超伝導量子コンピューターをベースに、「理研RQC-富士通連携センター」が公開した国産2号機である64量子ビット超伝導量子コンピューターを拡張して実現した。
両者は、今回の量子コンピューターをハイブリッド量子コンピューティングプラットフォーム「Fujitsu Hybrid Quantum Computing Platform」（ハイブリッドプラットフォーム）の一部として提供し、2025年度第1四半期中に企業や研究機関に向けて提供を開始する。
Fujitsu Hybrid Quantum Computing Platformの概要
ハイブリッドプラットフォームの計算能力が64量子ビットから256量子ビットに拡大したことで、利用者は従来に比べ大きな分子の解析や、多くの量子ビットを使用したエラー訂正アルゴリズムの実装と実証実験ができるようになる。また、ハイブリッドプラットフォームでは、量子コンピューターと現行コンピューターが連携して、ハイブリッドアルゴリズムを効率的に実行する機能も実装するという。
両者は、将来の超伝導量子コンピューターの大規模化に向けて64量子ビット機の段階から「3次元接続構造」を採用し、量子ビットチップの拡張性を高めている。3次元接続構造は、4量子ビットから構成される単位セルを並べることで、量子ビットの設計やレイアウト変更をせずに、量子ビット数を容易に大規模化できる。今回開発した256量子ビット機では、64量子ビット機で確立した単位セルの設計をベースに、3次元接続構造によって量子ビットチップの拡張性が担保できることを実証した。
256量子ビットチップ
超伝導量子コンピューターの大規模化に向けては、極低温状態を保つために希釈冷凍機内に発生する熱と冷却能力のバランスを取る熱設計と高密度実装が重要な課題になる。今回、それらの課題を克服し、量子コンピューターの演算機能の中心を担う量子ビットチップを、64量子ビットから256量子ビットに大幅拡充し、計算能力を拡大した。
量子ビット数の大規模化には、希釈冷凍機の大規模化を進めるだけでは限界があり、希釈冷凍機内部の高密度実装を進める必要があるという。希釈冷凍機は、内部を真空かつ極低温（マイナス273.13度）に保持するため、使用可能な内部の体積は限定されており、同時にメンテナンス性の観点から、希釈冷凍機内部の部材占有率を抑えなければならない。また、希釈冷凍機の冷却能力と搭載される制御回路などの発熱を考慮し、冷凍機内部の熱収支のバランスを設計し、極低温を保持する必要があるという。
今回開発した256量子ビット機では、これらの多様な要件を満たす緻密な設計を行い、冷凍機内部の熱収支のバランスを取ることで、64量子ビット機と同じ希釈冷凍機を使用しながら、4倍となる実装密度を実現したという。
1024量子ビット機を見据えた超伝導量子コンピューターの開発
また、チップのサイズが大きくなるほど、量子ビットのバラツキが大きくなり、量子コンピューターの性能が落ちてしまうという課題があった。このバラツキを改善するため、レーザー照射によって特性を自動で個別に微調整する技術を開発。素子抵抗の変動係数を処理前の4.1％から0.6％に改善し、処理速度も従来比3分の1に改善したという。
富士通と理研は、2021年4月に理研RQC-富士通連携センターを発足し、1000量子ビット級を念頭に置いた量子ビットの製造技術や実装技術などの基盤技術の研究・開発を行っている。同センターの第1期は2025年3月末で終了し、4月からは第2期として、超伝導量子コンピューターの一層の大規模化と性能向上を目指すとしている。
両者は今後、1000量子ビット超えの超伝導量子コンピューターを実現するため、量子ビットチップの設計や製造技術の高度化、高精度な量子ゲートを実現する技術開発にも取り組む。
富士通は1000量子ビット機用の施設を「Fujitsu Technology Park」に建設中で、2025年9月末に量子棟として1024量子ビットの超伝導量子コンピューターを設置・公開、2026年度に提供を開始する予定だとしている。同社 執行役員副社長 最高技術責任者（CTO） システムプラットフォーム担当のVivek Mahajan氏は、1024量子ビット機の開発においては、チップや希釈冷凍機など複雑な技術が必要で「非常に高い目標」としつつも、「理研と共にやっていきたい」と述べた。
理研 量子コンピュータ研究センター センター長の中村泰信氏は、「大規模化の開発は富士通にある程度任せ、理研は量子コンピュータチップの性能を向上することを重点に置いて取り組む」と説明。既に144量子ビットシステムの評価を開始しており、いかに量子チップを精度良く制御するか、高速に呼び出すか、また一つ一つの制御のエラー率を下げることに挑戦している。今後は、コヒーレンスと忠実度の改善による高性能化で誤り訂正技術の実装や、一層の大規模化に向けた新しい技術とアーキテクチャーの研究に取り組んでいく。
左から、富士通 富士通研究所 フェロー 兼 量子研究所長 佐藤信太郎氏、執行役員副社長 CTO CPO システムプラットフォーム担当 Vivek Mahajan氏、理化学研究所 理事 川﨑雅司氏、理化学研究所 量子コンピュータ研究センター センター長 中村 泰信氏
