アルテラ、FPGA内蔵の浮動小数点DSPに変革をもたらす新ソリューションを発表

日本アルテラ株式会社 2014年04月23日

From PR TIMES

業界初のIEEE 754準拠のハードウェア浮動小数点 DSPを発表、現在出荷中のArria 10 FPGAに内蔵



プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション(本社:米国カリフォルニア州サンノゼ、社長、CEO 兼会長:ジョン・デイナ、日本法人:東京都新宿区、代表取締役社長:ハンス・チュアン、NASDAQ:ALTR 以下、アルテラ)は、米国時間4月22日(日本時間:4月23日)、プログラマブル・ロジック・メーカーとして初めてIEEE 754準拠のハードウェア浮動小数点演算子をFPGAに統合し、卓越した水準のDSP性能、設計生産性、およびロジック効率を実現したことを発表いたしました。これにより、FPGAの浮動小数点DSP性能に大きな変革をもたらします。

ハードウェア化された浮動小数点DSPブロックは、現在出荷されているアルテラの20nm Arria 10 FPGA & SoCと14nm Stratix 10 FPGA & SoCに統合されます。このハードウェア化された浮動小数点DSPブロックと、先進的で高度なツール・フローを組み合わせることで、高性能コンピューティング(HPC)、レーダー、および科学/医療画像処理など、高い演算能力が求められる幅広いアプリケーションを、アルテラのFPGAとSoCを利用して開発することが可能となります。

Arria 10およびStratix 10デバイスで新たに組み込まれ、ハードウェア化された単精度浮動小数点DSPブロックは、アルテラの革新的な可変精度DSPブロック・アーキテクチャを活用しています。ロジック・リソース効率に優れた、ハードウェア化された浮動小数点DSPブロックは、固定小数点マルチプライヤとFPGA ロジックを利用して浮動小数点演算子を実装する既存のアプローチとは異なり、従来のFPGA浮動小数点演算に求められるロジック・リソースをほとんど必要としません。市場に変革をもたらすこの技術により、アルテラはArria 10デバイスで最大1.5テラFLOPS、Stratix 10デバイスで最大10テラFLOPSのDSP性能を実現できます。DSP設計者は固定または浮動小数点のいずれかのモードを選択できるほか、この浮動小数点ブロックは既存のデザインとの後方互換性も備えています。

アルテラのソフトウェア、 IPおよびDSPマーケティング担当ディレクタのアレックス・グルビック(Alex Grbic)は、「IEEE 754準拠の浮動小数点DSPブロックを当社のデバイスに実装することで、FPGAに真の変革をもたらすことができます。ハードウェア化された浮動小数点ブロックを内蔵するアルテラのFPGAとSoCは、広範なアプリケーションで利用されるマイクロプロセッサやGPUよりも性能および消費電力効率に優れたものとなります」と述べています。

最高のワット当たり性能を提供するFPGA
FPGAは、高性能な演算アクセラレータとして使用するのに最適な、精密で高度にパイプライン化されたアーキテクチャを備えています。ハードウェア化された浮動小数点DSPブロックを内蔵したことで、ビックデータ分析や石油/ガス業界向け地盤モデリング、金融シミュレーションにおける世界で最も複雑なHPCの課題を解決するのにアルテラのFPGAを活用できるようになります。FPGAは、これらを含む、その他多くの高度な演算を求められるアプリケーション全般に対し、DSP、CPU、およびGPUを上回る最高のワット当たり性能を提供します。

開発期間を数ヶ月短縮
アルテラのFPGAおよびSoCに統合され、ハードウェア化された浮動小数点DSPブロックにより、開発期間を12ヶ月以上短縮することができます。設計者は自社のDSP デザインを固定小数点ブロックに変換することなく、直接、浮動小数点ハードウェアに書き換えることができます。その結果、タイミング・クロージャと検証の時間を大幅に短縮することができます。また、アルテラは、ハードウェアやモデル・ベース製品の設計者、およびソフトウェア・プログラマが自社のデバイスで高性能な浮動小数点DSPブロックを容易に活用できる、複数のツール・フローも提供します。

・DSP Builder Advanced Blockset:業界標準のMathWorks Simulinkツールを使用することで、システム定義とシミュレーションの段階からわずかな時間でシステム統合に移ることができる、モデル・ベースのデザイン・フローを提供します。

・OpenCLのサポート:ソフトウェア・プログラマにとって、アルテラは市販されているOpenCLをFPGAで活用できるようにした先駆的な企業で、C言語ベースのハイレベルなデザイン・フローを提供する唯一の企業です。Arria 10 FPGA浮動小数点DSPブロックに、操作性に優れた開発フローを組み合わせることで、ソフトウェア・プログラマはハードウェアへの直接の書き換えが可能となり、開発および検証期間を短縮することができます。

Arria 10 FPGA & SoC について
TSMCの20SoCプロセス技術を利用して製造されているArria 10 FPGA & SoCは、1つのモノリシック・ダイ上に業界で最大の集積度と最大のDSPリソースを提供します。アルテラは特許取得済みの冗長技術を FPGAに使用することで、115万ロジック・エレメント(LE)相当のロジック容量を持つ、業界最大の集積度を誇る20nm FPGAダイの開発が可能となりました。Arria 10デバイスは、最も高速なハイエンド28nm FPGAに比べて15%高速な性能、および従来の28nm Arriaファミリに比べて最大で40%低い消費電力を提供します。

20nm Arria 10デバイスは、ハードウェア化された浮動小数点DSPブロックを内蔵する業界で唯一のFPGAであると同時に、ハードウェア化されたARM(R) Cortex(R)-A9プロセッサ・システムをFPGAファブリックに組み込んだ唯一の20nm SoCでもあります。従来世代に比べて4倍の帯域幅を提供し、高性能アプリケーション向けに最適化されたその他多くの機能を提供します。Arria 10デバイスには以下の機能が含まれます。

・チップとモジュール間およびチップ間インタフェースで最大28.3Gbpsで動作するシリアル・トランシーバ

・最大17.4Gbpsをサポートするバックプレーン

・1つのデバイス上で最大96個のトランシーバ・チャネルをサポート

・デュアルコアARM Cortex-A9プロセッサ・システム

・ハードウェア化された浮動小数点DSPブロック

・業界先進の2,666Mbps DDR4を含む、次世代メモリのサポート、およびハイブリッド・メモリ・キューブの相互接続性を備えた高速シリアル・メモリのサポート

出荷時期
アルテラのハードウェア化された浮動小数点DSPブロックを内蔵する20nm Arria 10 FPGAは、現在出荷中です。Arria 10デバイスのハードウェア化された浮動小数点DSPブロック向けのデモとベンチマークを含む浮動小数点デザイン・フローは、本年下半期に提供される予定です。設計者は浮動小数点のソフトウェア実装を使用してArria 10FPGAでデザインを直ちに開始できます。その後デザイン・フローが提供された際にシームレスにハードウェア化された浮動小数点DSPブロックに移行できます。

アルテラ・コーポレーションについて
アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983 年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988 年に NASDAQ に上場しました。FPGA、SoC、CPLD、ASIC および電源をはじめとする関連技術を提供し、カスタム・ロジックの分野におけるテクノロジ・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は 1990 年に設立されました。顧客志向のソリューションが高く評価され、日本における PLD 市場でトップシェアを維持しています。
ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE、NIOS, QUARTUS, STRATIX の製品名ならびにロゴは、アルテラ・コーポレーションの米国およびその他の国における登録商標です。商標またはサービス・マークとして記載されている製品名ならびにロゴはすべて、 (リンク ») に記載されているとおり、各所有企業に帰属します。  

プレスリリース提供:PRTIMES (リンク »)

関連情報へのリンク »

本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。

【企業の皆様へ】企業情報を掲載・登録するには?

御社の企業情報・プレスリリース・イベント情報・製品情報などを登録するには、企業情報センターサービスへのお申し込みをいただく必要がございます。詳しくは以下のページをご覧ください。