複数の顧客にシリコンを出荷、アーリー アクセス プログラムを提供中
[画像: (リンク ») ]
ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDAQ : XLNX) は 10 月 3 日 (米国時間)、5G 無線、ケーブル Remote-PHY、レーダー向けに、RF シグナル チェーンを 1 つの SoC に統合した革新的なアーキテクチャである Zynq(R) UltraScale+™ RFSoC ファミリの供給を開始したことを発表した。ザイリンクスの 16nm UltraScale+ MPSoC アーキテクチャをベースとする All Programmable RFSoC は、RF データ コンバータをモノリシックに統合することでシステム消費電力とフットプリントを最大 50 ～ 75% 削減するとともに、SD-FEC (Soft-Decision Forward Error Correction: ソフト判定前方誤り訂正) コアを統合することで 5G および DOCSIS 3.1 の規格に準拠する。シリコン サンプルは複数の顧客に既に出荷されており、ザイリンクスは現在、Zynq UltraScale+ RFSoC ファミリのアーリー アクセス プログラムを提供中である。
RF シグナル チェーン向けシステム オン チップ (SoC)
Zynq RFSoC は、RF データ コンバータと SD-FEC コアを、ザイリンクスの高性能 16nm UltraScale+ プログラマブル ロジックおよび ARM マルチプロセッシング システムと組み合わせることで、包括的なアナログ-デジタル シグナル チェーンを実現する。RF からデジタルへのシグナル コンディショニングおよび処理は、通常、スタンドアロン サブシステムに分けて行われるが、Zynq UltraScale+ RFSoC では、アナログ、デジタル、エンベデッド ソフトウェアの設計を 1 つのモノリシック デバイスに統合し、システムの堅牢性を実現する。同ファミリに含まれるデバイスは以下のとおりである。
8 つの 4GSPS 12ビット ADC または 16 個の 2GSPS 12ビット ADC
8 ～ 16 個の 6.4GSPS 14ビット DAC
5G および DOCSIS 3.1 向けに LDPC およびターボ コーデックを持つ、内蔵の SD-FEC コア
クワッドコア Cortex-A53 およびデュアルコア Cortex-R5 を搭載した ARM プロセッシング サブシステム
Nx100G コアを内蔵した 16nm UltraScale+ プログラマブル ロジック
最大 930,000 個のロジック セルおよび 4,200 個を超える DSP スライス
Zynq RFSoC ファミリが対象とするアプリケーションには、Massive-MIMO 用リモート ラジオ ヘッド (RRH)、ミリ波モバイル バックホール、5G ベースバンド、固定無線アクセス (FWA)、ケーブル向け Remote-PHY ノード、レーダー、試験および計測、SATCOM、軍用通信 / 機上無線通信、およびその他の高性能 RF アプリケーションがある。
5G 無線
Zynq UltraScale+ RFSoC デバイスは、次世代の無線インフラストラクチャ向けに、帯域幅を大幅に拡大したシステムを実現可能にする。5G の必要課題 (すなわち、5 倍の帯域幅、100 倍のユーザ データ レート、1000 倍のネットワーク容量) は、システム レベルのブレークスルーなしには実現できない。ディスクリートの RF データ コンバータとシグナル チェーン最適化を Zynq UltraScale+ RFSoC に統合することで、Massive-MIMO 用リモート ラジオ ヘッド、無線バックホールおよび固定無線アクセス (FWA) アプリケーションにおいて、消費電力とフットプリントを 50 ～ 75% 削減しながら、高いチャネル集積度を実現できる。また、複数の SD-FEC コアを統合することで、5G 帯域幅において、厳しい消費電力制約および温度制約を満たしながら、ソフト コア インプリメンテーションと比較して 10 ～ 20 倍のシステム スループットを実現できる。
ケーブル Remote-PHY
同様に、次世代のケーブル ブロードバンド サービス向けに、Zynq RFSoC は、Remote-PHY システムを実現可能にする小型フォーム ファクタ、電力効率、ハードウェア柔軟性を兼ね備えている。分散型のアクセス アーキテクチャでは、DOCSIS 3.x PHY の機能を、中央にあるヘッドエンド装置から、消費者に近い場所にある Remote-PHY ノードにプッシュする。非効率的なアナログ光伝送を、広く普及しているイーサネット伝送に置き換えることで、ネットワーク容量、スケールおよびパフォーマンスが向上する。RF を統合し、LDPC FEC 対応のシグナル チェーンを備えた RFSoC は、DOCSIS3.1 に規定されている大きなスペクトル効率に対応したフレキシブルな R-PHY デプロイメントを確実に実現する。
レーダー
Zynq RFSoC は、複数の国家レーダー ネットワークの機能を航空機および気象監視用の 1 つのシステムに結合する、多機能フェーズド アレイ レーダー (MPAR) イニシアチブなどの重要な政府プログラムで必要とされるパフォーマンスと適応性も備えている。これらの最先端システムには、リアルタイムで高速に応答する必要性が求められているが、RF とアナログの統合によってチップ間の遅延をなくした Zynq UltraScale+ RFSoC デバイスは、理想的なソリューションとなる。現在、Zynq RFSoC デバイスは、DARPA (アメリカ国防高等研究計画局) における ACT (Arrays at Commercial Time Scales) プログラム向けの Rockwell Collins 社のコモン モジュール ビームフォーマーの設計に組み込まれている。このプログラムは、レーダー アレイ提供における従来の障壁を乗り越え、デザイン サイクルおよび現場でのアップデート時間を短縮することを目指している。
供給体制
現在、Zynq UltraScale+ RFSoC デバイスは、サンプル出荷中である。また、ザイリンクスは、Zynq UltraScale+ RFSoC デバイスをサポートする Vivado(R) Design Suite アーリー アクセスを提供中である。Zynq UltraScale+ RFSoC アーリー アクセス プログラムについては、最寄りのザイリンクスの販売代理店にお問い合わせいただきたい。詳細については、japan.xilinx.com/rfsoc を参照のこと。
ザイリンクスについて
ザイリンクスは、All Programmable FPGA、SoC、MPSoC、RFSoC、3D IC の世界的なリーディング プロバイダーである。ソフトウェア定義でハードウェアが最適化されたアプリケーションを可能にすることによって、クラウド コンピューティング、SDN/NFV、ビデオ / ビジョン、インダストリアル IoT および 5G ワイヤレスなどの分野に飛躍的進歩をもたらす。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。
※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。
■下記のザイリンクス株式会社ウェブサイトもご参照ください。
・トップページ : (リンク »)
・プレスリリース (日本語) : (リンク »)
・このリリースの全文は次の URL を参照のこと :
(リンク »)
プレスリリース提供：PR TIMES (リンク »)
[画像: (リンク ») ]
ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDAQ : XLNX) は 10 月 3 日 (米国時間)、5G 無線、ケーブル Remote-PHY、レーダー向けに、RF シグナル チェーンを 1 つの SoC に統合した革新的なアーキテクチャである Zynq(R) UltraScale+™ RFSoC ファミリの供給を開始したことを発表した。ザイリンクスの 16nm UltraScale+ MPSoC アーキテクチャをベースとする All Programmable RFSoC は、RF データ コンバータをモノリシックに統合することでシステム消費電力とフットプリントを最大 50 ～ 75% 削減するとともに、SD-FEC (Soft-Decision Forward Error Correction: ソフト判定前方誤り訂正) コアを統合することで 5G および DOCSIS 3.1 の規格に準拠する。シリコン サンプルは複数の顧客に既に出荷されており、ザイリンクスは現在、Zynq UltraScale+ RFSoC ファミリのアーリー アクセス プログラムを提供中である。
RF シグナル チェーン向けシステム オン チップ (SoC)
Zynq RFSoC は、RF データ コンバータと SD-FEC コアを、ザイリンクスの高性能 16nm UltraScale+ プログラマブル ロジックおよび ARM マルチプロセッシング システムと組み合わせることで、包括的なアナログ-デジタル シグナル チェーンを実現する。RF からデジタルへのシグナル コンディショニングおよび処理は、通常、スタンドアロン サブシステムに分けて行われるが、Zynq UltraScale+ RFSoC では、アナログ、デジタル、エンベデッド ソフトウェアの設計を 1 つのモノリシック デバイスに統合し、システムの堅牢性を実現する。同ファミリに含まれるデバイスは以下のとおりである。
8 つの 4GSPS 12ビット ADC または 16 個の 2GSPS 12ビット ADC
8 ～ 16 個の 6.4GSPS 14ビット DAC
5G および DOCSIS 3.1 向けに LDPC およびターボ コーデックを持つ、内蔵の SD-FEC コア
クワッドコア Cortex-A53 およびデュアルコア Cortex-R5 を搭載した ARM プロセッシング サブシステム
Nx100G コアを内蔵した 16nm UltraScale+ プログラマブル ロジック
最大 930,000 個のロジック セルおよび 4,200 個を超える DSP スライス
Zynq RFSoC ファミリが対象とするアプリケーションには、Massive-MIMO 用リモート ラジオ ヘッド (RRH)、ミリ波モバイル バックホール、5G ベースバンド、固定無線アクセス (FWA)、ケーブル向け Remote-PHY ノード、レーダー、試験および計測、SATCOM、軍用通信 / 機上無線通信、およびその他の高性能 RF アプリケーションがある。
5G 無線
Zynq UltraScale+ RFSoC デバイスは、次世代の無線インフラストラクチャ向けに、帯域幅を大幅に拡大したシステムを実現可能にする。5G の必要課題 (すなわち、5 倍の帯域幅、100 倍のユーザ データ レート、1000 倍のネットワーク容量) は、システム レベルのブレークスルーなしには実現できない。ディスクリートの RF データ コンバータとシグナル チェーン最適化を Zynq UltraScale+ RFSoC に統合することで、Massive-MIMO 用リモート ラジオ ヘッド、無線バックホールおよび固定無線アクセス (FWA) アプリケーションにおいて、消費電力とフットプリントを 50 ～ 75% 削減しながら、高いチャネル集積度を実現できる。また、複数の SD-FEC コアを統合することで、5G 帯域幅において、厳しい消費電力制約および温度制約を満たしながら、ソフト コア インプリメンテーションと比較して 10 ～ 20 倍のシステム スループットを実現できる。
ケーブル Remote-PHY
同様に、次世代のケーブル ブロードバンド サービス向けに、Zynq RFSoC は、Remote-PHY システムを実現可能にする小型フォーム ファクタ、電力効率、ハードウェア柔軟性を兼ね備えている。分散型のアクセス アーキテクチャでは、DOCSIS 3.x PHY の機能を、中央にあるヘッドエンド装置から、消費者に近い場所にある Remote-PHY ノードにプッシュする。非効率的なアナログ光伝送を、広く普及しているイーサネット伝送に置き換えることで、ネットワーク容量、スケールおよびパフォーマンスが向上する。RF を統合し、LDPC FEC 対応のシグナル チェーンを備えた RFSoC は、DOCSIS3.1 に規定されている大きなスペクトル効率に対応したフレキシブルな R-PHY デプロイメントを確実に実現する。
レーダー
Zynq RFSoC は、複数の国家レーダー ネットワークの機能を航空機および気象監視用の 1 つのシステムに結合する、多機能フェーズド アレイ レーダー (MPAR) イニシアチブなどの重要な政府プログラムで必要とされるパフォーマンスと適応性も備えている。これらの最先端システムには、リアルタイムで高速に応答する必要性が求められているが、RF とアナログの統合によってチップ間の遅延をなくした Zynq UltraScale+ RFSoC デバイスは、理想的なソリューションとなる。現在、Zynq RFSoC デバイスは、DARPA (アメリカ国防高等研究計画局) における ACT (Arrays at Commercial Time Scales) プログラム向けの Rockwell Collins 社のコモン モジュール ビームフォーマーの設計に組み込まれている。このプログラムは、レーダー アレイ提供における従来の障壁を乗り越え、デザイン サイクルおよび現場でのアップデート時間を短縮することを目指している。
供給体制
現在、Zynq UltraScale+ RFSoC デバイスは、サンプル出荷中である。また、ザイリンクスは、Zynq UltraScale+ RFSoC デバイスをサポートする Vivado(R) Design Suite アーリー アクセスを提供中である。Zynq UltraScale+ RFSoC アーリー アクセス プログラムについては、最寄りのザイリンクスの販売代理店にお問い合わせいただきたい。詳細については、japan.xilinx.com/rfsoc を参照のこと。
ザイリンクスについて
ザイリンクスは、All Programmable FPGA、SoC、MPSoC、RFSoC、3D IC の世界的なリーディング プロバイダーである。ソフトウェア定義でハードウェアが最適化されたアプリケーションを可能にすることによって、クラウド コンピューティング、SDN/NFV、ビデオ / ビジョン、インダストリアル IoT および 5G ワイヤレスなどの分野に飛躍的進歩をもたらす。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。
※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。
■下記のザイリンクス株式会社ウェブサイトもご参照ください。
・トップページ : (リンク »)
・プレスリリース (日本語) : (リンク »)
・このリリースの全文は次の URL を参照のこと :
(リンク »)
プレスリリース提供：PR TIMES (リンク »)
本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。
お問い合わせにつきましては発表元企業までお願いいたします。
