ZDNet Japan Brand Site:
ZDNet Japan
builder

インテル、「Nehalem」の詳細を発表--メモリコントローラの内蔵など設計を刷新

インテルは米国時間3月28日、2008年に登場する新アーキテクチャ「Nehalem」の詳細を発表した。この中で同社は、Nehalemでは重要なシステムコンポーネントが内蔵され、ハイパースレッディング技術を搭載させる計画であることを正式に認めた。

文:Tom Krazit(CNET News.com)
翻訳校正:編集部  2007年3月29日 13時50分

 カリフォルニア州サンフランシスコ--Intelは米国時間3月28日、2008年に登場する新アーキテクチャ「Nehalem」の詳細を発表した。この中で同社は、Nehalemでは重要なシステムコンポーネントが内蔵され、ハイパースレッディング技術を搭載させる計画であることを正式に認めた。

 Intel幹部はこれまで、メモリコントローラの内蔵やプロセッサコアのダイレクトリンクについて詳細を明かしてこなかったが、Intelのバイスプレジデント兼Digital Enterprise Group担当シニアゼネラルマネージャーPat Gelsinger氏はこのたび当地で開催された説明会で、Nehalemにはこれらの技術が搭載される予定であることを発表した。

 Gelsinger氏は「(Nehalemは)ダイナミックかつスケーラブルと表現できる初めてのマイクロアーキテクチャだと考えている」と述べた。これは、Intelチップの設計者がコンポーネントのさまざまな組み合わせを実現し、高性能サーバから小型のノートPCにいたるまで、あらゆるタイプのコンピュータに対応するチップを開発できることを意味するという。

 Nehalemベースのチップは、1〜8個のコアを持ち、各コアごとに2つのスレッドを並列処理できる。Intelは1プロセッサで2つのスレッドをほぼ同時に処理できるHyper-Threadingテクノロジを擁し、シングルコアの「Pentium 4」プロセッサに搭載していたが、この技術はマルチコアチップの登場により出番がなくなっていた。

 また今回の発表によると、Intelは、内蔵メモリコントローラを使ったプロセッサとメモリの高速な接続や、プロセッサコアの「ポイントツーポイント」のリンクを実現するという。こうした技術は、Advanced Micro Devices(AMD)が2003年に「Opteron」チップでサーバ市場に参入したときに採用されているものの、Intelは以前まで、このようなアプローチを重視していなかった。

関連情報

「ハードウェア」 のバックナンバー

ホワイトペーパー
http://japan.zdnet.com/news/hardware/story/0,2000056184,20346090,00.htm
インテル、「Nehalem」の詳細を発表--メモリコントローラの内蔵など設計を刷新

Intel Video Series

sponsored by Intel
  • 3.Composer概要
    Intel Parallel Studioの一部であり、並列プログラムを実装するために役...
  • 4. Inspector概要
    Intel Parallel Studioの一部であり、順次および並列プログラムでメモリ...

ZDNet Japan ニューズレター

企業情報システムの選択、導入、運用管理に役立つ情報を毎朝メール配信します。

ニューズレターの登録・登録情報変更 »