クロック数を上げても消費電力が上がらないカラクリ--IDF Japan基調講演にて

　インテル主催の開発者向け会議、「インテル・デベロッパー・フォーラム Japan 2006」（IDF Japan）が4月6日、東京都内にて開幕した。2006年のIDF Japanのテーマは「Power-Optimized Platforms. Leap ahead. 低消費電力を可能にするインテルの最新プラットフォーム」。基調講演でも、低消費電力の実現方法について多く語られた。

　「インテルのビジョン」と題した基調講演に立ったのは、Intel上席副社長 兼 セールス＆マーケティング統括本部長のAnand Chandrasekher氏だ。同氏は、プロセッサのパフォーマンスを車に例え、「スピードを重視すると燃費が悪くなるというトレードオフがどうしても存在した」と話す。インテルのプロセッサも、1993年のPentiumプロセッサから2005年のPentium 4プロセッサまでで、「パフォーマンスが4倍になると同時に消費電力も4倍に上がった」と同氏は述べ、「このジレンマから抜け出す方法を常に考えていた」と言う。

「低消費電力の実現は最重要課題」とするIntelのAnand Chandrasekher氏

　「その答えの1つがデュアルコアだ」とChandrasekher氏。シングルコアプロセッサのパフォーマンスと消費電力を1とした場合、単一コアのままで20％クロック数を上げると、パフォーマンスは13％向上するが、消費電力が73％も上がってしまう。それが、クロック数を20％引き下げた場合、パフォーマンスは13％下がるが、消費電力はほぼ半分になる。そこで、「20％クロック数を引き下げたコアを2つ用意すれば、単一コアのプロセッサとほぼ同等の消費電力で、パフォーマンスが73％向上する」と、Chandrasekher氏はクロック数を上げても消費電力が上がらないカラクリを説明した。

　「2006年は、シングルコアからマルチコアへの移行の年だ。2006年中頃までにシングルコア製品とデュアルコア製品の出荷数が50％ずつとなり、年末にはデュアルコアの出荷数がシングルコアを抜く。2007年には4つのコアを持つクアッドコアも登場する」（Chandrasekher氏）

　また同氏は、「プロセス技術によっても電力が削減できる」と話す。例えばインテルの90ナノメートルプロセス技術と65ナノメートルプロセス技術を比較した場合、65ナノではトランジスタ性能が20％向上するのに対し、スイッチング電力が30％削減できる。さらに、2007年に登場予定の45ナノメートルプロセスを65ナノメートルプロセスと比較した場合も、45ナノは65ナノよりトランジスタ能力が20％向上、スイッチング電力が30％削減できるとしている。

　Chandrasekher氏は、現在のNetBurstアーキテクチャから、新たなインテルCoreマイクロアーキテクチャに移行することでも、高性能と低消費電力が実現すると話す。Coreマイクロアーキテクチャは、2006年後半に登場予定の新アーキテクチャだ。例えば、Coreマイクロアーキテクチャを採用する予定のモバイル向けプロセッサMerom（開発コード名）は、インテルCore DuoプロセッサT2600と同等のバッテリー持続時間を維持しつつ、パフォーマンスは20％向上する。

　ただし、Chandrasekher氏は、プラットフォーム全体の消費電力を削減するには、こうしたプロセッサ部分のみの電力を削減するだけでは十分ではないとしている。現在の典型的なサーバにおいて、プロセッサの消費電力はプラットフォーム全体の約半分を占めているが、2006年後半に登場するサーバ用プロセッサWoodcrest（開発コード名）では、プロセッサの消費電力が全体の約33％にまで縮小するからだ。

　このためChandrasekher氏は、「OSやディスプレイなどもエネルギー効率を考えなくてはならない。業界全体で消費電力を削減するための取り組みを進めることで、電力効率性能を向上させるための第一歩が始まる」と呼びかけ、講演を締めくくった。