本プレスリリースは発表元が入力した原稿をそのまま掲載しております。詳細は上記URLを参照下さい。また、プレスリリースへのお問い合わせは発表元に直接お願いいたします。
◎ChelsioがTerminator 5を発表
AsiaNet 51881
共同JBN0066（2013.1.23）
【サニーベール（米カリフォルニア州）2013年1月23日PRN＝共同JBN】イーサネット統合ワイヤアダプターとASIC事業をリードするChelsio Communications社（チェルシオコミュニケーション）は23日、高性能イーサネット・シリコン技術の5世代となるTerminator 5を発表した。Terminator 5（T5）ASICは、さまざまなプロトコルに対応するChelsioの高速ネットワーク・プロセッシング・アーキテクチャーの最新技術に基づいて製作され、業界で実証済みの設計を活用することで200以上のOEMプラットフォームに採用され、全世界で40万以上のポートが出荷されるなど幅広く使用されている。T4 ASICから2年後に発売されるT5は、アーキテクチャーを40GbEの速度に押し上げ、2015年までには100GbEへの移行の準備を整えている。
T5は高度に統合され、ハイパーバーチャル化した10/40GbEコントローラーであり、NIC、TOE、iWARP、RDMA、iSCSI、FCoE、NATなどから成る完全な統合ワイヤ・ソリューションのフルオフロードをサポートする。T5はPCIバスのみに制約を受けるものの、低レイテンシー（ハードウエア全体で1usec以下）と高帯域の両方を備えた妥協なき性能を提供する。さらに、T5は単一のTCPコネクションから数千のコネクションに至るまで、真の40ギガビット回線速度の操作に拡張可能で、ASICを介した複数の物理チャンネルにより、低レイテンシーおよび高帯域オペレーションの同時稼働を可能とする。
T5は高性能クラスタリング、ストレージ、データ・ネットワーキング向けに設計されており、ワイヤ速度でTCP/IP、UDP/IPソケット・アプリケーション、RDMAアプリケーション、SCSIアプリケーションを同時にサポートすることによって、構成の統合を実現できる。このためInfiniBandとFibreChannelアプリケーションは、標準イーサネット上で未修正かつ同時に稼働することが可能である。これによってデータセンターでは、InfiniBandないしはFibreChannelのアダプター、ケーブリング、スイッチ、ゲートウエーをそろえる必要がなくなり、大幅な経費節減になる。現在のT4のインストールにおいてソフトウエア・スイート（Linux、Windows、FBSD）一式で使用されているAPIは、T5チップおよび今後のの100Gb対応バージョンでも同じであり、これによってT4展開に投じられたソフトウエアへの投資を活用できる。
T5はSAN性能の新たなマイルストーンを達成し、従来のFibreChannel（FC）性能を超越した。T5を使用すれば、最新のFC速度の3倍以上の真の40Gb SANスループットが専用FCoEスイッチを待たなくてもオフロードされたiSCSIを通じて可能となる。T5はさらに、T4シリコンが保有する210万IOPSの現行記録よりもストレージIO性能をさらに向上するとみられている。
T5はまたイーサネット・クラスタリング性能の新たなマイルストーンも達成した。IB-FDRとT4 iWARP RDMAを最近比較したところ、T4の半分のレイテンシーと4倍の帯域があれば両者は同等であることがわかった（LAMMPS, LS-DYNA, HPL and WRF on iWARP vs InfiniBand FDR）（ (リンク »)
LAMMPS-LS-DYNA-WRF-oniWARP-v1.pdf）。このためT5はIB-FDR性能を超えるとみられている。ハードウエアによるTCP/IPオフロードが提供する信頼性のおかげで、T5 RDMAはスケーラビリティーとケーブリング、IB-FDRに起因するノイズ問題を解消する恩恵をもたらす。
低レイテンシーおよび小さなパケット処理性能にフォーカスした特別設計によって、T5は高頻度取引、その他のレイテンシーに左右されるアプリケーションの性能面においても新たなマイルストーンを樹立した。
T5は高度に統合され、業界トップの性能レベルでさまざまなプロトコルすべてで動作する能力があり、イーサネットの市場セグメントすべてに対応する豊富な機能セットを備えており、このシリコンによって、OEMはコネクティビティー・ニーズすべてを一つのベンダーに統合することが可能となる。
40Gbイーサネット市場は急成長すると予測されている。Crehan Research（ (リンク ») ）は、40Gbイーサネット・サーバー・アダプターおよびLOMが2017年には6億ドルを超えると予測している。
Linley Group（ (リンク ») ）のシニアアナリストであるボブ・ウィーラー氏は「Terminator 5 ASICはChelsioにとって重要な進展であり、既存のT4チップのオフロード、仮想化、スイッチング性能のすべてを40Gb性能レベルに引き上げる。T5の登場によって、40Gイーサネットのネットワーキング、ストレージ、クラスタリングのコンバージェンスが必ず加速されることになる」と指摘した。
▽T5アーキテクチャーの機能
T5 ASICは高度にスケーラブルでプログラマバブルなプロトコル・プロセッシング・エンジンを中核にして構築されている。オフロードされたプロトコルの大半のプロセシングは、マイクロコードで実装され、特許保有のパイプライン型データフォロー・エンジン上で動作する。パイプラインは最少のレイテンシーでパスを送受信するカットスルー・オペレーションをサポートし、トランスポート・プロセスは、TCPコネクションの数にかかわらず、小さなパケット・サイズでワイヤ速度オペレーションを実現するように設計されている。
▽T5の幾つかの主要機能
＊PCI Express v3.0 当たり8つのホスト・インターフェース
＊2つのDDR-3メモリー・インターフェース
＊4つの100M/1G/10Gないしは2つの40Gイーサネット・ポート
＊低レイテンシー、高帯域、高率のパケット処理
＊NIC/TOE/ iWARP RDMA/iSCSI/FCoE/NATオフロード
＊TOE/iWARP RDMA/iSCSI/FCoEポートツーポート、アダプターツーアダプターのフェイルオーバー
＊SR-IOV 8PF/128VF + VEPA/VEB 802.1Qbg/hオフロード仮想化
＊統合OpenFlow対応のバーチャル・イーサネット・スイッチ
＊FCoEおよびiSCSI両方のT10-DIF/DIXプロテクション・サポート
▽販売と価格
T5は45nm SOI CMOSプロセス技術で設計され、31×31mm、899 pin FCBGAにパッケージされている。顧客用サンプルは第1四半期に提供され、量産は第2四半期となる。ドライバー開発およびレファレンス設計キットは現在入手可能である。
▽Chelsio Communications社について
Chelsio社は仮想化された企業データセンター、クラウドサービス施設、クラスターコンピューティング環境向けに高性能ネットワークとストレージのチャレンジングな問題を解決することにフォーカスした大手テクノロジー会社である。第5世代のプロトコル加速技術によりChelsioは、統合ワイヤ・イーサネットネット・アダプターカード、統合ストレージ・ソフトウエア、高機能ストレージ・ゲートウエー、統合管理ソフトウエア、バイパスカード、特定アプリケーションを含む、ハードウエア、ソフトウエアのソリューションを提供できる。詳しくは (リンク ») を参照。
ソース：Chelsio Communications, Inc.
▽問い合わせ先
Tim Helms,
Chelsio Communications,
+1-408-962-3677
AsiaNet 51881
共同JBN0066（2013.1.23）
【サニーベール（米カリフォルニア州）2013年1月23日PRN＝共同JBN】イーサネット統合ワイヤアダプターとASIC事業をリードするChelsio Communications社（チェルシオコミュニケーション）は23日、高性能イーサネット・シリコン技術の5世代となるTerminator 5を発表した。Terminator 5（T5）ASICは、さまざまなプロトコルに対応するChelsioの高速ネットワーク・プロセッシング・アーキテクチャーの最新技術に基づいて製作され、業界で実証済みの設計を活用することで200以上のOEMプラットフォームに採用され、全世界で40万以上のポートが出荷されるなど幅広く使用されている。T4 ASICから2年後に発売されるT5は、アーキテクチャーを40GbEの速度に押し上げ、2015年までには100GbEへの移行の準備を整えている。
T5は高度に統合され、ハイパーバーチャル化した10/40GbEコントローラーであり、NIC、TOE、iWARP、RDMA、iSCSI、FCoE、NATなどから成る完全な統合ワイヤ・ソリューションのフルオフロードをサポートする。T5はPCIバスのみに制約を受けるものの、低レイテンシー（ハードウエア全体で1usec以下）と高帯域の両方を備えた妥協なき性能を提供する。さらに、T5は単一のTCPコネクションから数千のコネクションに至るまで、真の40ギガビット回線速度の操作に拡張可能で、ASICを介した複数の物理チャンネルにより、低レイテンシーおよび高帯域オペレーションの同時稼働を可能とする。
T5は高性能クラスタリング、ストレージ、データ・ネットワーキング向けに設計されており、ワイヤ速度でTCP/IP、UDP/IPソケット・アプリケーション、RDMAアプリケーション、SCSIアプリケーションを同時にサポートすることによって、構成の統合を実現できる。このためInfiniBandとFibreChannelアプリケーションは、標準イーサネット上で未修正かつ同時に稼働することが可能である。これによってデータセンターでは、InfiniBandないしはFibreChannelのアダプター、ケーブリング、スイッチ、ゲートウエーをそろえる必要がなくなり、大幅な経費節減になる。現在のT4のインストールにおいてソフトウエア・スイート（Linux、Windows、FBSD）一式で使用されているAPIは、T5チップおよび今後のの100Gb対応バージョンでも同じであり、これによってT4展開に投じられたソフトウエアへの投資を活用できる。
T5はSAN性能の新たなマイルストーンを達成し、従来のFibreChannel（FC）性能を超越した。T5を使用すれば、最新のFC速度の3倍以上の真の40Gb SANスループットが専用FCoEスイッチを待たなくてもオフロードされたiSCSIを通じて可能となる。T5はさらに、T4シリコンが保有する210万IOPSの現行記録よりもストレージIO性能をさらに向上するとみられている。
T5はまたイーサネット・クラスタリング性能の新たなマイルストーンも達成した。IB-FDRとT4 iWARP RDMAを最近比較したところ、T4の半分のレイテンシーと4倍の帯域があれば両者は同等であることがわかった（LAMMPS, LS-DYNA, HPL and WRF on iWARP vs InfiniBand FDR）（ (リンク »)
LAMMPS-LS-DYNA-WRF-oniWARP-v1.pdf）。このためT5はIB-FDR性能を超えるとみられている。ハードウエアによるTCP/IPオフロードが提供する信頼性のおかげで、T5 RDMAはスケーラビリティーとケーブリング、IB-FDRに起因するノイズ問題を解消する恩恵をもたらす。
低レイテンシーおよび小さなパケット処理性能にフォーカスした特別設計によって、T5は高頻度取引、その他のレイテンシーに左右されるアプリケーションの性能面においても新たなマイルストーンを樹立した。
T5は高度に統合され、業界トップの性能レベルでさまざまなプロトコルすべてで動作する能力があり、イーサネットの市場セグメントすべてに対応する豊富な機能セットを備えており、このシリコンによって、OEMはコネクティビティー・ニーズすべてを一つのベンダーに統合することが可能となる。
40Gbイーサネット市場は急成長すると予測されている。Crehan Research（ (リンク ») ）は、40Gbイーサネット・サーバー・アダプターおよびLOMが2017年には6億ドルを超えると予測している。
Linley Group（ (リンク ») ）のシニアアナリストであるボブ・ウィーラー氏は「Terminator 5 ASICはChelsioにとって重要な進展であり、既存のT4チップのオフロード、仮想化、スイッチング性能のすべてを40Gb性能レベルに引き上げる。T5の登場によって、40Gイーサネットのネットワーキング、ストレージ、クラスタリングのコンバージェンスが必ず加速されることになる」と指摘した。
▽T5アーキテクチャーの機能
T5 ASICは高度にスケーラブルでプログラマバブルなプロトコル・プロセッシング・エンジンを中核にして構築されている。オフロードされたプロトコルの大半のプロセシングは、マイクロコードで実装され、特許保有のパイプライン型データフォロー・エンジン上で動作する。パイプラインは最少のレイテンシーでパスを送受信するカットスルー・オペレーションをサポートし、トランスポート・プロセスは、TCPコネクションの数にかかわらず、小さなパケット・サイズでワイヤ速度オペレーションを実現するように設計されている。
▽T5の幾つかの主要機能
＊PCI Express v3.0 当たり8つのホスト・インターフェース
＊2つのDDR-3メモリー・インターフェース
＊4つの100M/1G/10Gないしは2つの40Gイーサネット・ポート
＊低レイテンシー、高帯域、高率のパケット処理
＊NIC/TOE/ iWARP RDMA/iSCSI/FCoE/NATオフロード
＊TOE/iWARP RDMA/iSCSI/FCoEポートツーポート、アダプターツーアダプターのフェイルオーバー
＊SR-IOV 8PF/128VF + VEPA/VEB 802.1Qbg/hオフロード仮想化
＊統合OpenFlow対応のバーチャル・イーサネット・スイッチ
＊FCoEおよびiSCSI両方のT10-DIF/DIXプロテクション・サポート
▽販売と価格
T5は45nm SOI CMOSプロセス技術で設計され、31×31mm、899 pin FCBGAにパッケージされている。顧客用サンプルは第1四半期に提供され、量産は第2四半期となる。ドライバー開発およびレファレンス設計キットは現在入手可能である。
▽Chelsio Communications社について
Chelsio社は仮想化された企業データセンター、クラウドサービス施設、クラスターコンピューティング環境向けに高性能ネットワークとストレージのチャレンジングな問題を解決することにフォーカスした大手テクノロジー会社である。第5世代のプロトコル加速技術によりChelsioは、統合ワイヤ・イーサネットネット・アダプターカード、統合ストレージ・ソフトウエア、高機能ストレージ・ゲートウエー、統合管理ソフトウエア、バイパスカード、特定アプリケーションを含む、ハードウエア、ソフトウエアのソリューションを提供できる。詳しくは (リンク ») を参照。
ソース：Chelsio Communications, Inc.
▽問い合わせ先
Tim Helms,
Chelsio Communications,
+1-408-962-3677
本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。
お問い合わせにつきましては発表元企業までお願いいたします。
