OTTAWA, ONTARIO, Sept 5, 2014 - ( JCN Newswire ) - 不揮発性メモリOTP IPコアの大手開発会社のSidense Corp.は、16nm CMOS FinFETプロセスで製造されたテストシリコンで、1T-OTPビットセルアーキテクチャ用の読取および書込機能のデモに成功したことを、本日発表しました。
「Sidenseの組み込みワンタイムプログラマブルメモリマクロは、0.18ミクロンから最小28nmまでの顧客設計にライセンス供与されており、20nm処理ノードでも実績があります。」と、Sidense創設者でCTOのWlodek Kurjanowiczは述べました。「スプリットチャネル1T-OTPマクロは、シュリンク処理ノードにより、非常に高い拡張性で設計されています。我々のセオリーがFinFETなどの新型トランジスタアーキテクチャで実証されたことを、嬉しく感じています。」
3D 16nm FinFETアーキテクチャでは、20nmの標準的なトランジスタに比べて、高いパフォーマンスを提供し、動的電力消費を低く抑え、トランジスタの小型化を可能にします。そのため、設計者にはひとつのシリコンチップに入れられる機能の数が増えるというメリットがあります。さらに重要なことは、FinFETでは、従来のプレーナトランジスタのデバイス拡張性を制限していた短チャネル効果やそれによるリーク電流の増大を解消します。これらの属性によりFinFETで設計されたデバイスは、IoTネットワークのモバイルコンピューティング、通信、ハイエンドプロセッサノードなど、高パフォーマンスや最小限の電力損失が必要な市場セグメントにとって非常に魅力的となっています。
16nmでの予備テストの結果、28nmでのSidense 1T-OTPと同等の、プログラミング電圧でビットセルが正しく作動し、リーク電流が10分の1となることを確認しました。プログラム済みビットセルの特性は、20nmおよび28nmのビットセルのものと同等かそれ以上で、プログラム済みおよび未プログラムのセルの間のマージンは非常に大きく、ポストベークビットセルの安定性もすばらしいものでした。
「スピードパフォーマンスが増大し電力損失を節減したTSMCの16nm技術は、モバイルデバイスチップ設計に非常に適した選択肢となっています。」と、TSMC設計インフラマーケティング部門専務のSuk Leeは述べました。「NVMは現在、モバイルデバイスの主要コンポーネントであり、今後もありつづけるでしょう。このプロセスノードでSidense OTPデバイスのすばらしい初期テスト結果を見て、たいへん励みになります。」
Sidense Corp.について
Sidense Corp.は、標準的論理CMOS処理用に、密度と信頼性の高いセキュアな不揮発性ワンタイムプログラマブル(OTP)論理不揮発性メモリ(LNVM) IPを提供しています。同社では120件の特許を取得済みまたは申請中で、革新的な1トランジスタ1T-Fuse(TM)ビットセルベースのOTPメモリIPのライセンス発行をしています。この製品は製造中の余分なマスクやプロセスステップは不要です。Sidense 1T-OTPマクロは、多くのコードストレージ、暗号キー、アナログトリミング、およびデバイス構成について、フラッシュ、マスクROM、eFuseなどの組み込みおよびオフチップNVM技術よりも、現場プログラミング対応性や信頼性が高く、コスト効果の高いソリューションを提供しています。
最大手のファブレス半導体メーカーやIDMなど125社が、400件以上の設計のNVMソリューションにSidense 1T-OTPを採用しています。お客様は、ソリューションではモバイルや家電から、高温下で高い信頼性を要求される自動車や産業用エレクトロニクスまでの幅広い機器に対して、大幅なコスト削減および省電が可能でありながら、セキュリティと信頼性を向上することを高く評価しています。このIPは、大手半導体メーカーすべてと厳選されたIDMにより、サポートされています。Sidenseの本社はカナダのオタワにあり、世界各国に営業所があります。さらに詳しい情報については、 www.sidense.com (リンク ») をご覧ください。
メディア問合せ先:
Susan Cain
Cain Communications (Sidense担当)
電話: +1-408-393-4794
メール: scain@caincom.com
Jim Lipman
Sidense
電話: +1-925-606-1370
メール: jim@sidense.com
概要:Sidense Corp.
お問い合わせにつきましては発表元企業までお願いいたします。