ディレイドトランザクション

　PCIバスは、理論上最大で132Mbytes/secのバンド幅を持つが、実際の処理では、CPUがデバイスに対してデータ転送を要求してからその応答が得られるまでに待ち時間（レイテンシ）が生じるため、せいぜい50Mbytes/sec程度が実現できれば理想的な状態だとされる。 特にISAバスに接続された遅いデバイスへのアクセスが頻発すると、その間PCIバスも占有されるので、バスの転送効率は大きく低下してしまう。

　これに対しディレイドトランザクションでは、レイテンシの大きなアクセスに対しては、いったんバスを開放し、その間に別のバスサイクルを実行して、データが用意できたころ合いを見計らって、中断していたバスサイクルを再試行する（再試行のタイミングは、PCIバスマスタに内蔵されるタイマによって決定される）。 このディレイドトランザクションは、I/OコントローラやPCI－ISAバスブリッジを利用する場合に有効である。 このうちバスブリッジでは、PCIバスからのアクセスを受けて、もう一方のバスにバスサイクルを発行し、その直後にPCIバスへは「Retry（再試行）」を返し、いったんPCIバスを開放するという複雑なプロトコルを実装する必要があるが、これにより、レイテンシの大きなISAバスの影響を抑え、PCIバスの転送レートを下げずに効率的にバスを使用できるようになる。