アバゴ・テクノロジー、28nm CMOSにおける32G SerDes性能を実証

アバゴ・テクノロジー株式会社 (本社：東京都目黒区、代表取締役社長：米山周）は、当社の28nmシリアライザ/デシリアライザ(SerDes)コアが、最大40dBのチャネル損失に対応すると同時に32 Gbps性能を達成したことを発表しました。この最新のSerDesコアは、チップ・ツー・チップ、ポートサイドおよびバックプレーン・インタフェース向けのデータ・レート実現性を再定義するだけでなく、データ・センターおよび企業アプリケーション向けの最先端ソリューションを提供するアバゴ・テクノロジーの継続的な取り組みを反映するものです。

アバゴ・テクノロジーのASIC/ASSP製品事業部の事業部長 フランク・オストジックは「アバゴ・テクノロジーは、これまで高性能なASICおよびASSPに組み込んだ3億5000万個以上のSerDesチャネルを出荷してきました」「また最新SerDes製品によって、アバゴ・テクノロジーは、増え続ける帯域幅要求を満たす製品の開発を可能にする独自技術を他に先駆けて提供しています。」と述べています。
また、Linley Groupのシニアアナリスト ジャグボラリアは「アバゴ・テクノロジーは、32G性能を実現することによってそのSerDes技術の頑強性を証明しています」「規格は、データ・レートを低消費電力で高める要求に応えるように発展し続けています。アバゴ・テクノロジーは、この性能レベルをすでに実証済みであり、将来の仕様に取り組む準備をしています。」と述べています。

アバゴ・テクノロジーの知的所有権(IP)SerDesコアは、モジュール型マルチレート・アーキテクチャによって組み込みが容易であり、アバゴ・テクノロジーは、単一ASIC上に400個以上のSerDesチャネルを組み込みました。アバゴ・テクノロジーの28nm SerDesコアは、独自の判定帰還等化(DFE)アーキテクチャを特徴とし、全体的な低消費電力、クラス最高のデータ・レイテンシ、クラス最高のジッタおよびクロストーク耐性など、いくつかの独特で重要な機能を備えています。

アバゴ・テクノロジーには、高信頼性で高性能なASICをオンタイムで出荷してきた歴史があります。30年の設計経験、最新の階層的設計手法、および複数の規格をカバーするIPポートフォリオが、複合的なASICを有線通信市場に供給するアバゴ・テクノリロジーの基礎となっています。アバゴ・テクノロジーの幅広いSerDesポートフォリオは、PCI Express、ファイバ・チャネル、XAUI、CEI、10GBASE-KR、SFI、IEEE 802.3baなどの広範囲の産業仕様をサポートし、光、銅およびバックプレーン・アプリケーションに対応するフレキシビリティを提供します。