Tokyo, Feb 23, 2010 - (JCN Newswire) - ザイリンクス社(本社:米国カリフォルニア州サンノゼ、NASDAQ:XLNX) は2月22日(米国時間)、ザイリンクス プログラマブルプラットフォームの次世代の基盤を整えたと発表した。
Tokyo, Feb 23, 2010 - (JCN Newswire) - ザイリンクス社(本社:米国カリフォルニア州サンノゼ、NASDAQ:XLNX) は2月22日(米国時間)、ザイリンクス プログラマブルプラットフォームの次世代の基盤を整えたと発表した。次世代のプラットフォームは、消費電力を半減しつつ最大集積度を従来の2倍に拡大したFPGA をシステム設計者に提供することにより、「プログラマブル インペラティブ (プログラマビリティの必然)」への取り組みを可能にする。ザイリンクスは、28nmテクノロジノードの価値を最大化するため、高性能で低消費電力のプロセステクノロジの採用に加え、スケーラブルなアーキテクチャを幅広い範囲の製品に共通して採用し、さらにツールのイノベーションを進めることにより、ASIC クラスの能力を実現するFPGAを顧客に提供し、コストおよび消費電力削減の目標を達成しながら、デザインマイグレーションの簡素化とIPの再利用を通じた生産性の向上を支援する。
今日の市場トレンドとして、ASICの設計や製造コストの高騰をはじめ、急速に進化し続けるさまざまな規格への対応や、材料費の削減、ハードウェアおよびソフトウェアのプログラマビリティへのニーズといった数多くの課題があるうえに、経済状況は厳しく人員も削減されている。このような環境において、電子製品の設計者がASICやASSPの代替品として FPGA に目を向けることが多くなっている。ザイリンクスは、こうしたさまざまなトレンドを象徴して「プログラマビリティの必然」と呼んでいる。
同時に、消費電力の管理がシステムのコストとパフォーマンスに与える影響は、今日の電子システム設計者およびメーカーにとって最大の関心事である。競合からのプレッシャが増大するなかで、価格やパフォーマンスに対する水準を維持しながら、消費電力の削減や効率的な熱散逸の管理を行うことが重視されている。
ザイリンクスのプログラマブル プラットフォーム開発担当シニア バイスプレジデントであるヴィクター ペン (Victor Peng) は次のように述べている。「28nmノードにおいては、スタティック消費電力がデバイスの総消費電力の大きな部分を占めており、場合によっては圧倒的な割合を占めることもあります。最大の電力効率を達成するためには、プロセス テクノロジの選択が最大の重要事項になります。システムパフォーマンスと諸機能を向上させるうえで、消費電力をコントロールすることが鍵となるからです。ザイリンクスが次世代FPGAに選んだ TSMC 社およびサムスン エレクトロニクス社のHigh-kメタル ゲートプロセスは、高性能かつ低消費電力で、スタティック消費電力を大幅に抑えることができ、28nmで達成できるパフォーマンスと機能上のメリットを失わずにすみます」。
標準的な高性能プロセスと比べて、高性能かつ低消費電力なプロセスを採用することによって、FPGAのスタティック消費電力を50%抑制する。ザイリンクスは、スタティック消費電力を抑えることで、同等クラスのFPGAのなかで最も消費電力を低く抑えることに成功し、総消費電力を前世代のデバイスと比較して50％削減する。一方で、次世代開発ツールを使うことで革新的なクロック管理が実現し、ダイナミック消費電力を20％も低減することができる。また、業界をリードするザイリンクスのパーシャル リコンフィギュレーションテクノロジはさらに改良が施され、これを使用することにより、さらに消費電力を抑え、システム コストを 33％ 削減することが可能である。
インターコネクト レベルで発生する性能のボトルネックへの取り組みとして、ザイリンクスは業界最高性能のインターフェイスを提供し、チップ ツーチップ、ボード ツー ボード、ボックス ツーボックスの広帯域幅コネクションを必要とするユーザーのニーズに対応する。ユーザーがFPGAをシステムの重要なコンポーネントとみなすケースが増えているため、この点はきわめて重要である。また、ASICやASSPを利用できないようなシステムを構築する場合、次世代FPGAをどのように活用できるかをユーザーが判断するうえでも役に立つ。
IPとデザイン投資の保全
ツールの改良による生産性の向上に加え、ASMBL(TM)アーキテクチャの統一によって、高性能デバイスと低コスト デバイス間の移行の際に発生するデザインの修正を軽減するとともに、Spartan(R)-6 およびVirtex(R)-6 FPGAユーザーがデザインを次世代製品へと移行する際のマイグレーションを容易にする。
アーキテクチャの統一により、ザイリンクスの「ソケッタブルIP」というビジョンが実現する。ソケッタブルIPとは、ユーザーが自分のIP投資を保護できるようにし、エンド マーケットの幅広いニーズに対応する製品ポートフォリオの実現を支援する。また、ソケッタブルIP とアーキテクチャの統一は、IPの開発コストを削減し、より大規模で迅速な対応が可能なエコシステムの構築を実現する。これらはすべて、ターゲットデザイン プラットフォームとしてイノベーションを加速しながら開発コストを低減する、ザイリンクスの戦略的なソリューションとして提供される。
2009 年10月にザイリンクスとARM社が発表したとおり、次世代AMBA AXI(TM)をFPGAに実装する際の拡張性に関して両社が協力することによって、IPブロックの相互接続とエンベデッドシステムの構築において、実績があり広く採用されている標準をソフトウェアおよびハードウェア設計者が利用できるようになる。そのため、IPの開発と再利用がさらに促進されることになるだろう。
「プログラマビリティの必然」に取り組むためのプラットフォームを加速
ASICと ASSPが大規模な量産アプリケーションのみに利用されるようになってきているなか、総消費電力が大幅に低い製品の提供にザイリンクスが注力することは、 FPGAが利用可能なさまざまなアプリケーションをサポートし潜在需要を引き出すうえで非常に重要である。たとえば携帯医療機器は、バッテリ駆動が求められるため、価格が安い上にフォームファクタが小さく、スタティック消費電力を低く抑える必要がある。一方、熱散逸が低減されることにより、航空防衛市場で求められる高性能コンピューティングや軍事電子機器、レーダー システムなどにおいてより高いパフォーマンスが可能となる。
新しいシリコン デバイスと開発ツールは、ザイリンクスおよびサード パーティが提供する次世代ターゲット デザインプラットフォームのベースとなるプラットフォームを構成する。それには、ザイリンクスのプロセスやアーキテクチャ、ツールなどにおけるイノベーションによってのみ実現する「超ハイエンドFPGA」も含まれる。
超ハイエンドFPGAは、広帯域幅のシリアル I/O や、現世代のハイエンドFPGAの2倍以上のロジック集積度、次世代メモリテクノロジへの広帯域幅インターフェイスを統合するものである。次に挙げる通信機器のアプリケーションにおいて、この超ハイエンドFPGAを単一の大型 ASICやASSPチップセットの代替として使用できるようになる。
● 通信機器システムにおけるテラビット スイッチ ファブリック : 超ハイエンドFPGAは、世界最高の帯域幅を持つシリアルI/O や、現世代のFPGAの2倍以上のロジック集積度、次世代メモリテクノロジへの広帯域幅インターフェイスを統合することによって、単一の大型 ASIC やASSPチップセットを代替し、1Tbpsの全二重スイッチをシングル チップで実装できる。
● 400G OTN (Optical Transport Network)ライン カード: 多ポート40G/100Gラインカードの実現には現在複数のASSPが必要であるが、超ハイエンドFPGAのシングル チップ構成で同等の帯域を収容することが可能である。
供給体制
TSMC 社および サムスン社による高性能および低消費電力 High-k メタル ゲート 28nmプロセスによる初期デバイスは、2010年の第4四半期に供給可能の予定である。ISE Design Suite のツールサポートは6月から開始する。詳細は、 (リンク ») を参照されたい。
※ ザイリンクスの名称およびロゴ、Virtex、Spartan、ISE などそのほか本プレスリリースに記載のブランド名は米国およびそのほか各国のザイリンクス社の登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。
ザイリンクスについて
ザイリンクス社(NASDAQ:XLNX)は、プログラマブル ロジックソリューションを提供するリーダである。1984年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989年にザイリンクス株式会社を設立し、FPGAおよびCPLD製品とその開発支援システムの販売とサポートを積極的に行っている。詳細な情報は Web サイト (リンク ») で公開している。
このプレスリリースに関するお問い合わせは下記へ
ザイリンクス株式会社 マーケティング本部 竹腰
東京都品川区大崎1-2-2 アートヴィレッジ大崎セントラルタワー 4F
TEL: 03-6744-7777 FAX: 03-5436-0532
株式会社井之上パブリックリレーションズ ザイリンクス広報担当 鈴木/関
東京都新宿区四谷4-34 新宿御苑前アネックスビル 6F
TEL: 03-5269-2301 FAX: 03-5269-2305
下記のザイリンクス株式会社Webサイトもご参照ください。
・トップページ： (リンク »)
・プレスリリース(日本語)： (リンク »)
・このリリースの全文は以下のURLを参照のこと：
(リンク »)
今日の市場トレンドとして、ASICの設計や製造コストの高騰をはじめ、急速に進化し続けるさまざまな規格への対応や、材料費の削減、ハードウェアおよびソフトウェアのプログラマビリティへのニーズといった数多くの課題があるうえに、経済状況は厳しく人員も削減されている。このような環境において、電子製品の設計者がASICやASSPの代替品として FPGA に目を向けることが多くなっている。ザイリンクスは、こうしたさまざまなトレンドを象徴して「プログラマビリティの必然」と呼んでいる。
同時に、消費電力の管理がシステムのコストとパフォーマンスに与える影響は、今日の電子システム設計者およびメーカーにとって最大の関心事である。競合からのプレッシャが増大するなかで、価格やパフォーマンスに対する水準を維持しながら、消費電力の削減や効率的な熱散逸の管理を行うことが重視されている。
ザイリンクスのプログラマブル プラットフォーム開発担当シニア バイスプレジデントであるヴィクター ペン (Victor Peng) は次のように述べている。「28nmノードにおいては、スタティック消費電力がデバイスの総消費電力の大きな部分を占めており、場合によっては圧倒的な割合を占めることもあります。最大の電力効率を達成するためには、プロセス テクノロジの選択が最大の重要事項になります。システムパフォーマンスと諸機能を向上させるうえで、消費電力をコントロールすることが鍵となるからです。ザイリンクスが次世代FPGAに選んだ TSMC 社およびサムスン エレクトロニクス社のHigh-kメタル ゲートプロセスは、高性能かつ低消費電力で、スタティック消費電力を大幅に抑えることができ、28nmで達成できるパフォーマンスと機能上のメリットを失わずにすみます」。
標準的な高性能プロセスと比べて、高性能かつ低消費電力なプロセスを採用することによって、FPGAのスタティック消費電力を50%抑制する。ザイリンクスは、スタティック消費電力を抑えることで、同等クラスのFPGAのなかで最も消費電力を低く抑えることに成功し、総消費電力を前世代のデバイスと比較して50％削減する。一方で、次世代開発ツールを使うことで革新的なクロック管理が実現し、ダイナミック消費電力を20％も低減することができる。また、業界をリードするザイリンクスのパーシャル リコンフィギュレーションテクノロジはさらに改良が施され、これを使用することにより、さらに消費電力を抑え、システム コストを 33％ 削減することが可能である。
インターコネクト レベルで発生する性能のボトルネックへの取り組みとして、ザイリンクスは業界最高性能のインターフェイスを提供し、チップ ツーチップ、ボード ツー ボード、ボックス ツーボックスの広帯域幅コネクションを必要とするユーザーのニーズに対応する。ユーザーがFPGAをシステムの重要なコンポーネントとみなすケースが増えているため、この点はきわめて重要である。また、ASICやASSPを利用できないようなシステムを構築する場合、次世代FPGAをどのように活用できるかをユーザーが判断するうえでも役に立つ。
IPとデザイン投資の保全
ツールの改良による生産性の向上に加え、ASMBL(TM)アーキテクチャの統一によって、高性能デバイスと低コスト デバイス間の移行の際に発生するデザインの修正を軽減するとともに、Spartan(R)-6 およびVirtex(R)-6 FPGAユーザーがデザインを次世代製品へと移行する際のマイグレーションを容易にする。
アーキテクチャの統一により、ザイリンクスの「ソケッタブルIP」というビジョンが実現する。ソケッタブルIPとは、ユーザーが自分のIP投資を保護できるようにし、エンド マーケットの幅広いニーズに対応する製品ポートフォリオの実現を支援する。また、ソケッタブルIP とアーキテクチャの統一は、IPの開発コストを削減し、より大規模で迅速な対応が可能なエコシステムの構築を実現する。これらはすべて、ターゲットデザイン プラットフォームとしてイノベーションを加速しながら開発コストを低減する、ザイリンクスの戦略的なソリューションとして提供される。
2009 年10月にザイリンクスとARM社が発表したとおり、次世代AMBA AXI(TM)をFPGAに実装する際の拡張性に関して両社が協力することによって、IPブロックの相互接続とエンベデッドシステムの構築において、実績があり広く採用されている標準をソフトウェアおよびハードウェア設計者が利用できるようになる。そのため、IPの開発と再利用がさらに促進されることになるだろう。
「プログラマビリティの必然」に取り組むためのプラットフォームを加速
ASICと ASSPが大規模な量産アプリケーションのみに利用されるようになってきているなか、総消費電力が大幅に低い製品の提供にザイリンクスが注力することは、 FPGAが利用可能なさまざまなアプリケーションをサポートし潜在需要を引き出すうえで非常に重要である。たとえば携帯医療機器は、バッテリ駆動が求められるため、価格が安い上にフォームファクタが小さく、スタティック消費電力を低く抑える必要がある。一方、熱散逸が低減されることにより、航空防衛市場で求められる高性能コンピューティングや軍事電子機器、レーダー システムなどにおいてより高いパフォーマンスが可能となる。
新しいシリコン デバイスと開発ツールは、ザイリンクスおよびサード パーティが提供する次世代ターゲット デザインプラットフォームのベースとなるプラットフォームを構成する。それには、ザイリンクスのプロセスやアーキテクチャ、ツールなどにおけるイノベーションによってのみ実現する「超ハイエンドFPGA」も含まれる。
超ハイエンドFPGAは、広帯域幅のシリアル I/O や、現世代のハイエンドFPGAの2倍以上のロジック集積度、次世代メモリテクノロジへの広帯域幅インターフェイスを統合するものである。次に挙げる通信機器のアプリケーションにおいて、この超ハイエンドFPGAを単一の大型 ASICやASSPチップセットの代替として使用できるようになる。
● 通信機器システムにおけるテラビット スイッチ ファブリック : 超ハイエンドFPGAは、世界最高の帯域幅を持つシリアルI/O や、現世代のFPGAの2倍以上のロジック集積度、次世代メモリテクノロジへの広帯域幅インターフェイスを統合することによって、単一の大型 ASIC やASSPチップセットを代替し、1Tbpsの全二重スイッチをシングル チップで実装できる。
● 400G OTN (Optical Transport Network)ライン カード: 多ポート40G/100Gラインカードの実現には現在複数のASSPが必要であるが、超ハイエンドFPGAのシングル チップ構成で同等の帯域を収容することが可能である。
供給体制
TSMC 社および サムスン社による高性能および低消費電力 High-k メタル ゲート 28nmプロセスによる初期デバイスは、2010年の第4四半期に供給可能の予定である。ISE Design Suite のツールサポートは6月から開始する。詳細は、 (リンク ») を参照されたい。
※ ザイリンクスの名称およびロゴ、Virtex、Spartan、ISE などそのほか本プレスリリースに記載のブランド名は米国およびそのほか各国のザイリンクス社の登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。
ザイリンクスについて
ザイリンクス社(NASDAQ:XLNX)は、プログラマブル ロジックソリューションを提供するリーダである。1984年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989年にザイリンクス株式会社を設立し、FPGAおよびCPLD製品とその開発支援システムの販売とサポートを積極的に行っている。詳細な情報は Web サイト (リンク ») で公開している。
このプレスリリースに関するお問い合わせは下記へ
ザイリンクス株式会社 マーケティング本部 竹腰
東京都品川区大崎1-2-2 アートヴィレッジ大崎セントラルタワー 4F
TEL: 03-6744-7777 FAX: 03-5436-0532
株式会社井之上パブリックリレーションズ ザイリンクス広報担当 鈴木/関
東京都新宿区四谷4-34 新宿御苑前アネックスビル 6F
TEL: 03-5269-2301 FAX: 03-5269-2305
下記のザイリンクス株式会社Webサイトもご参照ください。
・トップページ： (リンク »)
・プレスリリース(日本語)： (リンク »)
・このリリースの全文は以下のURLを参照のこと：
(リンク »)
本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。
お問い合わせにつきましては発表元企業までお願いいたします。
