CTC教育サービスはコラム「グーグルのクラウドを支えるテクノロジー ＞ 第222回 SmartNICのCPUコアを用いたシステム処理のオフロード（パート2）」を公開しました。
#＃＃
はじめに
前回に続いて、2025年に公開された論文「Wave: Offloading Resource Management to SmartNIC Cores」に基づいて、タスクスケジューラやメモリ管理の処理など、OSの管理タスクをSmartNICのCPUコアにオフロードするアーキテクチャー「Wave」について解説します。今回は、Waveの具体的な仕組みを説明します。
Waveの課題
Waveの仕組みを説明する前に、Waveを実装する上での課題について触れておきます。それは、PCIeを経由したデータのやり取りです。タスクスケジューラやRPCのようなシステム処理は、ホストマシンのCPUコアをアイドル状態で遊ばせないために、マイクロ秒未満での意思決定が求められます。一方、ホストとSmartNICを接続するPCIeインターフェースの通信速度は、CPUチップ内部のインターコネクトに比べてはるかに遅く、往復で約1マイクロ秒のレイテンシーが発生します。つまり、システム処理の意思決定の経路上に、PCIe経由の通信が挟まることで、求められる処理速度に対する大きなボトルネックが発生します。この課題をWaveがどのように解決（隠蔽）しているかは、次回にあらためて解説します。今回は、まずは、Waveの基本的な仕組みを説明します。
この続きは以下をご覧ください
(リンク »)
はじめに
前回に続いて、2025年に公開された論文「Wave: Offloading Resource Management to SmartNIC Cores」に基づいて、タスクスケジューラやメモリ管理の処理など、OSの管理タスクをSmartNICのCPUコアにオフロードするアーキテクチャー「Wave」について解説します。今回は、Waveの具体的な仕組みを説明します。
Waveの課題
Waveの仕組みを説明する前に、Waveを実装する上での課題について触れておきます。それは、PCIeを経由したデータのやり取りです。タスクスケジューラやRPCのようなシステム処理は、ホストマシンのCPUコアをアイドル状態で遊ばせないために、マイクロ秒未満での意思決定が求められます。一方、ホストとSmartNICを接続するPCIeインターフェースの通信速度は、CPUチップ内部のインターコネクトに比べてはるかに遅く、往復で約1マイクロ秒のレイテンシーが発生します。つまり、システム処理の意思決定の経路上に、PCIe経由の通信が挟まることで、求められる処理速度に対する大きなボトルネックが発生します。この課題をWaveがどのように解決（隠蔽）しているかは、次回にあらためて解説します。今回は、まずは、Waveの基本的な仕組みを説明します。
この続きは以下をご覧ください
(リンク »)
本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。
お問い合わせにつきましては発表元企業までお願いいたします。
