AMD、Opteron「Rev F」でシングルコアチップに幕--4コアへの移行にシフト

　サンフランシスコ発--Advanced Micro Devices（AMD）は2006年第3四半期に「Opteron」プロセッサの「Rev F」バージョンを発売する予定だが、これに伴って同社の製品ラインからはシングルコアのサーバ用プロセッサが姿を消し、同時に4コアモデルにつながる道が開けることになる。

　AMDはこれまでにもRev Fの詳細を説明したことがあったが、米国時間6日に行われた説明会では、製品マーケティング担当マネージャーのKishna Weaver氏が、これまで2006年中頃としていた発売時期を第3四半期（中）にまで絞り込んだ。

　AMDはOpteronの投入で、長い間続いているIntelとの競争で新しい戦いの場をつくり出した。Xeonプロセッサを擁するIntelは、しばらく前までx86サーバ市場をほぼ独り占めしていた。だが、AMDはOpteron登場以降、デュアルコアの採用を含むいくつかの機能投入でIntelに先んじたほか、市場シェアも伸ばしてきている。

　AMDによると、Rev Fのモデルはいずれもデュアルコアを採用するという。また「Socket F」は2007年に登場予定の4コアOpteronにも対応すると同社は説明した。

　AMDは、シングルコアからデュアルコアへの移行時に両方のOpteronに対応できる「Socket 940」を使ったが、デュアルコアから4コアへの移行でもそれと似た戦略を採ろうとしている。このアプローチであれば、コンピュータメーカー各社は新しいプロセッサに同じ設計を再利用することが可能になる。

　Intelも、同社初の4コアXeonを2007年に発売する予定で、その際にはデュアルプロセッサ搭載システム用の「Clovertown」と4ソケットシステム向けの「Tigerton」が発売になる。

　このRev Fモデルは、現在のOpteronと同じ90ナノメートル製造プロセスで生産される。2006年後半には、AMDは65ナノメートル製造プロセスへの移行を開始する予定だが、それに対してIntelは2005年に65ナノメート製造プロセスでのチップ生産を開始していた。

　ナノメートルとは10億分の1メートルのこと。チップは製造プロセスの世代が新しいほど電気回路のサイズが小さくなるため、回路の集積度を上げることが可能になる。チップメーカー各社はこの手法を通じてチップのコストを下げたり、マルチコア設計のような新しい機能をチップに追加してきている。

　またRev Fと同時に、「Pacifica」と「Presidio」 という2つの機能も登場し、仮想化機能やセキュリティが強化される。さらにメモリも、DDRからDDR2への移行に伴って、より高速で消費電力の少ないものに変わる。Rev Fチップの高速キャッシュメモリは、これまでと同じ1コアあたり1Mバイトのものが搭載され、コンピュータのメモリシステムとのデータのやりとりには、引き続きシングル・オンボード・メモリコントローラが使われる。

　Rev Fチップの登場にあわせて、AMDは現在2つある低消費電力チップを1つに統合すると、AMDのBrent Kerby氏（Opteron製品マーケティング担当マネージャー）は説明した。

　現在、Opteronの標準的なモデルは最大で95ワットの電力を消費するが、それに対してエネルギー効率の高い「HE」バージョンは、動作速度は低速ながら55ワットしか電力を消費しない。さらにIBMやHewlett-Packardのような大口顧客向けにつくる特別バージョンは、フルスピードで動作しながら、消費電力は68ワットとなっている。

　一方、Rev FのHEモデルは消費電力が68ワットになるとKerby氏は述べた。これにより、処理スピードの速さと消費電力のバランスが改善することになる。

　AMDの「PowerNow」技術もRev Fでアップデートされる。PowerNowはプロセッサへの負荷が低い場合に、動作速度を下げる働きをするものだ。より高速なOpteronの新モデルに対応するには、現在コンピュータのBIOSソフトをアップデートしなくてはならないが、Rev Fではこのアップデートの必要がなくなる。