富士通、2008年登場の「Sparc64 VI+」チップは4コア、2.7GHz動作に

Stephen Shankland(CNET News.com)

2005-10-27 14:41

 カリフォルニア州サンノゼ発--富士通は米国時間25日、2008年に出荷予定の「Sparc64 VI+」プロセッサ(開発コード名「Jupiter」)について説明を行った。それによると、同チップは4つのコアを持ち、少なくとも2.7GHzで動作することになるという。

 同プロセッサは、65ナノメートル(nm)の製造プロセスで生産されると、富士通のエンタープライズサーバ開発統括部課長の丸山拓巳氏が、当地で開催されているFall Processor Forumで述べた。これが事実だとすると、同プロセッサの表面サイズは約460平方ミリメートルと、いくぶん大きいサイズとなる。

 富士通のSparc64ファミリは、同社がメインフレームから得た経験に基づいた高い性能と信頼性を持つすばらしいプロセッサ製品ラインではある。しかし、同社のコア市場である日本以外で広くは用いられていなかった。このような状況が変化したのは、富士通が米Sun Microsystemsとの提携を発表した2004年である。Sunは自身のUltraSparc V計画を白紙に戻し、Advanced Processor Line(APL)と呼ばれる共同設計のサーバを開発する戦略へと移行した。APLでは、富士通のSparc64プロセッサが用いられる。

 Sun、富士通、IBM、そしてIntelでは、自身のハイエンドプロセッサで可能な限りの高い性能を実現しようと競争を繰り広げている。APLの提携スタートは2006年末で、ここではOlympus(開発コード名)と呼ばれる富士通のデュアルコアプロセッサ「Sparc64 VI」が用いられる。

 「次世代製品のOlympusはすでに『テープアウト』の状態にあり、動作可能なプロセッサを用意している」と同氏は述べる。プロセッサのテープアウトとはつまり、プロセッサの設計は完了し、製造段階に移行しているということだ。

 Sparc64 VIとVI+では同一バスを採用し、システムの残りのコンポーネント同士を接続する。これにより、新型プロセッサをそのまま旧型システムで使用することが可能になる。「バス上には十分なメモリ転送帯域が確保されており、4コアプロセッサまで収容可能だ」と同氏は説明した。

 APLでは、Sparc64 VI+ならびにSparc64 VIの両方を搭載したサーバが対象になっていると、SunのチーフプロセッサアーキテクトのMarc Tremblayは述べている。

 Sparc64 VIと同様に、VI+のそれぞれのコアは、スレッドと呼ばれる2つの命令シーケンスを同時実行できる。富士通ではこのマルチスレッド技術を「VMT(Vertical Multi-Threading)」と呼んでいる。「VMTにより性能が20%ほど向上するだろう」と丸山氏は述べる。

この記事は海外CNET Networks発のニュースを編集部が日本向けに編集したものです。海外CNET Networksの記事へ

ZDNET Japan 記事を毎朝メールでまとめ読み(登録無料)

ZDNET Japan クイックポール

所属する組織のデータ活用状況はどの段階にありますか?

NEWSLETTERS

エンタープライズコンピューティングの最前線を配信

ZDNET Japanは、CIOとITマネージャーを対象に、ビジネス課題の解決とITを活用した新たな価値創造を支援します。
ITビジネス全般については、CNET Japanをご覧ください。

このサイトでは、利用状況の把握や広告配信などのために、Cookieなどを使用してアクセスデータを取得・利用しています。 これ以降ページを遷移した場合、Cookieなどの設定や使用に同意したことになります。
Cookieなどの設定や使用の詳細、オプトアウトについては詳細をご覧ください。
[ 閉じる ]