さらに、SMT8コア搭載品とSMT4搭載品のそれぞれに、スケールアップ版とスケールアウト版が用意される。スケールアップ版はPOWER8と同様、最大8つのメモリバッファチップを用いて容量と帯域幅を増強する。各バッファチップは16MバイトのeDRAMを搭載し（合計128MバイトのL4キャッシュとして機能する）、4つのDDR4-1600モジュールに接続することで、230GBpsの持続帯域幅で、ソケットあたり合計8テラバイトを実現している。このスケールアップ版は、コアあたりのパフォーマンスとメモリ帯域幅を最大化する必要があるワークロードを取り扱うマルチソケットサーバ分野において、主にIntelの「Xeon E7」やOracleの「SPARC」といったプロセッサと競合することになるはずだ。一方、スケールアウト版は、8つの標準DDR4メモリチャネルを備えており、120GBpsの持続帯域幅で、ソケットあたり合計で最大4テラバイトを実現している。このスケールアウト版は、ウェブサーバなどの並列ワークロードを取り扱う大規模クラスタ内の数百から数千に及ぶノードとして利用できるだけのスケーラビリティを必要とする2ソケットサーバ分野において、主に「Xeon E5」といったプロセッサと競合することになるはずだ。
IBMは、OpenPOWER Foundationを通じて市場の拡大に取り組んできている。OpenPOWER Foundationによって他の企業はPOWERテクノロジのライセンス供与を受け、自らのサーバを開発できるようになる。POWER9のスケールアウト版はコモディティハードウェア（すなわちバッファを搭載していないチップ）と互換性を持つため、サードパーティーの設計で容易に使用できるうえ、より安価に製造できるという利点がある。つまり、OpenPOWERのパートナー企業にとってより魅力的な選択肢となるはずだ。
Hot Chips 28において、IBMのBrian Thompto氏はPOWER9を「ポスト『ムーアの法則』時代におけるコンピューティングを加速するプラットフォーム」と形容した。その理由は、このプラットフォームがヘテロジニアスコンピューティングという考え方に則って設計されており、CPUのタスクをGPUやFPGAが肩代わりすることでパフォーマンスを引き上げるようになっているためだ。POWER9は、PCI-Express 4.0（PCIe Gen4）をサポートする初めてのチップの1つとなる予定だ。PCIe Gen4は現行のPCIe Gen3に比べるとレーンあたりの帯域幅が2倍の16Gbpsとなっている。POWER9は48レーンを装備しており、双方向帯域幅は合計で192GBpsに及んでいる。これはあらゆるPCIeアクセラレータ向けとして使用できるが、IBMのキャッシュコヒーレントなCoherent Accelerator Processor Interface（CAPI）2.0インターフェースもその上で動作し、ASICやFPGAとの接続を実現している。また、POWER9はレーンあたり25Gbpsを実現した「IBM BlueLink」物理インターフェースも採用している。スケールアウト版のレーン数は48で、双方向帯域幅は合計300GBpsであり、スケールアップ版のレーン数は96で、双方向帯域幅は600GBpsに及ぶとされている。さらにBlueLinkは、NVIDIAの「NVIDIA NVlink 2.0」とともに使用して「Tesla」（GPU）にアタッチしたり、CAPIとともに使用してASICやFPGAと接続できる一方、究極的には巨大な永続メモリ、すなわちIBMが「ストレージクラスメモリ」と呼ぶものを直接CPUにアタッチするためにも使用できるようになるという。
