ハードウェア開発に関する講演
AQC2017では、量子アニーリングマシンの改良や新しいタイプの量子アニーリングマシン開発状況に関する報告があった。量子アニーリングマシンを実際に利用した研究が増え、幾つかの乗り越えるべき課題が見つかった。
最新版の量子アニーリングマシン
D-Wave 2000Q (D-Wave Systems提供)
D-Wave Systemsは、それらに対する改善策を考案し、量子アニーリングマシンを改良したという（写真）。いま、そこにあるマシンを試しに利用してみて、その結果、期待される性能が出なかったら、その都度改良をしていくというサイクルを明確に意識した研究スタイルが重要であることを再認識した。
新しいタイプの量子アニーリングマシン開発を目指した研究も活発に進んでいる。
量子アニーリングマシンとして有名なD-Waveでは、「横磁場」と呼ばれるタイプの量子ゆらぎ（量子力学の現象のひとつ）が用いられている。それとは異なるタイプの量子ゆらぎを導入することにより、更なる性能改善が期待されるという理論研究がある。
それを踏まえ、「多様な量子ゆらぎ」が導入可能な量子アニーリングマシンを実現する方法についての報告がMITのGabriel O. Samach氏によってなされた。また、GoogleのYu Chen氏からは、Googleの開発する量子アニーリングマシン「量子アニーラー V2.0」に向けた進展についての報告がなされた。
また、1999年に中村泰信氏（東京大学）と超伝導回路による量子ビットを世界で初めて実現した研究者である、理化学研究所の蔡兆申氏からは、超伝導回路（量子コンピュータの心臓部）での量子シミュレーションに関する報告や、新エネルギー・産業技術総合開発機構（NEDO）IoTプロジェクトで開発中である量子アニーリングマシンに関する現状報告がなされた。
同プロジェクトで開発中の別の超伝導量子アニーリングマシンの現状について、産業技術総合研究所の前澤正明氏から発表がなされた。前澤氏によれば、Application Specific Annealing Computing（ASAC）と呼ばれるアーキテクチャを提案したという。解くべき課題に特化したアーキテクチャを構築することにより、より少ない量子ビット数でスケールの大きな問題を解けるという仕組みだ。
量子アニーリングとは異なる計算技術であるが、組合せ最適化処理を高速に実行できるとされるハードウェアの発表もあった。
国立情報学研究所のRyan M. Hamerly氏によって、革新的研究開発推進プログラム（ImPACT）で開発されているハードウェアとD-Waveの比較研究の発表がなされた。
組合せ最適化処理を表現するネットワーク構造の違いによって、優位なマシンが異なるとHamerly氏は主張している。
さらに、富士通研究所による「デジタルアニーラ」に関する報告がなされた。これは、組合せ最適化処理を高速に行うことを可能にする計算機アーキテクチャであり、半導体技術に基づくものである。
デジタルアニーラは量子アニーリングとは別の計算技術であるが、組合せ最適化処理を高速に実行することを目的とする点は共通している。
富士通研究所は5月、量子アニーリングのソフトウェア開発の先陣を切る1QBitとの協業を開始したとの発表していた。
